5 – 9 de ago. de 2019
Fuso horário America/Sao_Paulo

πFlowMR: um protótipo baseado no modelo a fluxo de dados, escalável, implementado em um cluster de FPGAs de baixo custo

Não agendado
20m
Doutorado

Palestrante

José Teixeira (Instituto de Física de São Carlos)

Descrição

Desde meados dos anos 60, existe uma grande discussão com relação ao ganho em desempenho computacional. Ainda nesta época, essa discussão já pairava sobre duas principais vertentes. De um lado, acreditava-se que seria possível o aumento indefinido na frequência do clock dos processadores, de forma que as operações dos programas poderiam ser executados a uma taxa de frequência mais alta e isso garantiria ganho em desempenho computacional, conforme previsto empiricamente pela Lei de Moore. O outro lado da discussão argumentava que poderia haver limitações físicas que impediriam o aumento indefinido da frequência de clock, e que para obter ganhos significativos em desempenho computacional, seria necessária a realização de operações concorrentes onde fosse possível. (1) Pudemos verificar nas últimas décadas que realmente existem limitações físicas que não permitem mais o aumento na frequência de clock, como fora no passado (1), como o princípio da incerteza, ou a dissipação da potência em calor, por exemplo. Dessa forma, a outra vertente da discussão ganhou grande notoriedade e atualmente, o ganho em desempenho computacional é obtido principalmente a partir da execução concorrente de operações. A fim de reduzir a dependência do programador em extrair as capacidades de paralelismo do processador, diversos paradigmas de computação paralelas foram exploradas ao longo deste período. Dentre estas abordagens, uma que se destaca por sua simplicidade e capacidade de exploração de paralelismo, é o paradigma da computação dirigida por dados. Neste paradigma, as instruções presentes no programa que se deseja executar são ativadas a partir da disponibilidade de todos os dados necessários para sua execução. Com isso, o paralelismo passa a se tornar intrínseco à arquitetura do processador e não mais dependente exclusivamente da estrutura do programa que se deseja computar. (2) Uma implementação desse paradigma que se destacou em sua época foi a Máquina Dataflow de Manchester (MDFM), um poderoso processador baseado no modelo dinâmico a fluxo de dados, e que foi tomado como a base de nosso estudo. Uma das principais características da MDFM é a fina granularidade de seu conjunto de instruções. Esta característica permite a exploração de uma quantidade significativa de paralelismo. (2) Entretanto, a estrutura da arquitetura necessita de uma grande quantidade de recursos para lidar com tamanho paralelismo. Dessa forma pretendemos aumentar sensivelmente a granularidade desta máquina, distribuindo as ações dos programas entre múltiplas instâncias da MDFM, no conceito conhecido como Multianel. (3) Nesta nova abordagem, cada anel que irá compôr a estrutura da máquina ficará alocada em uma placa de FPGA de baixo custo. Com isso, buscamos descentralizar a execução dos programas, a fim de evitar sobrecarga de instruções nos recursos de cada anel da estrutura. Além disso, a partir dessa nova abordagem, pretendemos aumentar a quantidade de unidades de processamento tanto quanto necessário, em um sistema paralelo.

Referências

1 MARKOV, I. L. Limits on fundamental limits to computation. Nature, v. 512, p. 147-154, Aug. 2014. doi: 10.1038/nature13570.
2 GURD, J. R. The Manchester dataflow machine. Computer Physics Communications, v. 37, n. 1-3, p. 49-62, July 1985.
3 BARAHONA, P. M. C. C.; GURD, J. R. Processor allocation in a multi-ring dataflow machine. Journal of Parallel and Distributed Computing, v. 3, n. 3, p. 305-327, Sept. 1986.

Apresentação do trabalho acadêmico para o público geral Não
Subárea Física Computacional e Simulações Numéricas

Autores primários

José Teixeira (Instituto de Física de São Carlos) Dr. Carlos Antonio Ruggiero (IFSC/USP) Dr. Paulo Matias (Universidade Federal de São Carlos)

Materiais de apresentação

Ainda não há materiais